Modul – Nr.		254		Pflicht	
Modulbezeichnung		Hardwarebeschreibungssprachen			
Modulverantwortlicher		Prof. Dr. Mario Schölzel			
Titel der Lehrveranstaltung(en)		Hardwarebeschreibungssprachen			
Prüfungsbezeichnung		Hardwarebeschreibungssprachen			
Fachsemester		5			
Art der Lehrveranstaltung	Sprache	Vorlesung / Übung		deutsch	
SWS/ ECTS/ Workload		2 V / 2 Ü	5		150
Formale Teilnahmebedingungen		keine			

### 1. Inhalte und Qualifikationsziele

### Inhalt:

Die Vorlesung beinhaltet eine Einführung in die Sprache VHDL sowie in die Modellierung von Hardwaredesigns mithilfe von VHDL. Die dargestellten Sprachelemente und Methoden sind für die Simulation von Hardwaredesigns sowie die Synthese für programmierbare Logikbausteine (FPGAs) geeignet. In der Übung erarbeiten die Studierenden den VHDL-Entwurf eines programmierbaren Prozessors, der als Soft-Core auf dem FPGA einfache Programme ausführen kann.

### Lernziele:

Die Studierenden sind nach erfolgreichem Abschluss des Moduls in der Lage, die Architektur von Hardwarebeschreibungen mittlerer Komplexität zu definieren, diese zu strukturieren und die erhaltenen Hardwaremodule zu modellieren. Sie können die Module und das gesamte Design dann simulieren und die Simulationen entsprechend beurteilen. Die Studierenden können für diese Aufgaben VHDL einsetzen und mit entsprechenden Tools umgehen, um alle Aktivitäten zur Modellierung, Simulation und auch zur Synthese durchzuführen.

### 2. Lehrformen

Vorlesung mit Übungen

### 3. Voraussetzung für die Teilnahme

Es bestehen keine formalen Voraussetzungen. Gute Kenntnisse in der Digitaltechnik und der Booleschen Algebra werden erwartet. Zur Vorlesung wird ein ausführlicher Foliensatz zum Download angeboten.

Literatur zur Vorbereitung und zur Begleitung der Vorlesung:

- Lehmann, Wunder, Selz, "Schaltungsdesign mit VHDL". Franzis-Verlag, Poing, 1994, ISBN 3-7723-6163-3
- Amstrong, James R., Gray, F. Gail, "Structured Logic Design with VHDL". Prentice Hall, Englewood Cliffs, New Jersey, 1993, ISBN 0-13-8555206-1
- Jürgen Reichardt, Bernd Schwarz, "VHDL-Synthese Entwurf digitaler Schaltungen und Systeme". Oldenbourg-Verlag, München, Wien, 2000. ISBN 3-486-25128-7.
- Christian Siemers (Hrsg.), "Hardwaremodellierung: Vom Modell zu VHDL und anderen Hardwarebeschreibungssprachen". Carl Hanser Verlag, München Wien, November 2000. ISBN 3-446-21361-9

### 4. Verwendbarkeit des Moduls

Das Modul ist Pflichtmodul im Studiengang "Automatisierung und Elektronikentwicklung".

Es ist als Fortsetzung der Schaltungstechnik als auch als Erweiterung der Programmiersprachen zu sehen, indem es die textuelle Beschreibung sowie die Simulation und Synthese von Hardwaresystemen enthält.

## 5. Voraussetzungen für die Vergabe von Leistungspunkten

Das Modul wird in Form einer mündlichen Prüfung abgeschlossen.

## 6. Leistungspunkte und Noten

In dem Modul werden Leistungspunkte und Noten getrennt ausgewiesen.

# 7. Häufigkeit des Angebots des Moduls

im Wintersemester

## 8. Arbeitsaufwand (work load)

Der Gesamtarbeitsaufwand setzt sich aus 22,5 h Vorlesung, 22,5 h Übungen, 65 h Vorbereitungszeit für die Übungen sowie 40 h Nachbereitungszeit der Vorlesungen und Vorbereitung für die Prüfung zusammen. Dies ergibt zusammen einen Arbeitsaufwand von 150 h entsprechend 5 CP.

### 9. Dauer des Moduls

1 Semester

Stand: 31.01.22